19日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61 - 127147

(9) Int C1.4 H 01 L 21/76 識別記号

庁内整理番号 M-7131-5F

母公開 昭和51年(1986)6月14日

審査請求 未請求 発明の数 1 (全9頁)

❷発明の名称 半導体装置

②特 照 昭59-249339

②出 願 昭59(1984)11月26日

⑫発 明 者 渡 辺 日立市幸町3丁目1番1号 株式会社日立製作所日立研究 雄 ⑫発 明 野 者 長 逄 洋 日立市幸町3丁目1番1号 株式会社日立製作所日立研究 所内 79発 明 者 池 B 隆 英 日立市幸町3丁目1番1号 株式会社日立製作所日立研究 所内 砂発 明 老 展 弘 日立市幸町3丁目1番1号 株式会社日立製作所日立研究 首 所内 ①出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 10代 理 人 弁理士 鵜沼 辰之 外2名 最終頁に続く

明 網 普

発明の名称 半導体製置

特許請求の範囲

1. 第1導電型の半導体基板上に形成される所定 の導電型の半導体層と、上記半導体層の表面の所 定箇所に形成され、上記表面から上記半導体基板 方向に向かつて不純物機度が小さくなる第2 導電 型の第1クエル領域と、上記半導体層の表面の上 記算1ウエル領域を囲んで形成され、上記表面か ら上記半導体装板方向に向かつて不純物機度が小 さくなる第1導電型の第2ウエル領域と、上記第 1 ウエル領域と上記半導体基板との間にそれぞれ 隣接して設けられ、かつ、隣接する上記第1ゥェ ル領域より高い不純物濃度の第2導電型の第1埋 込領域と、上配第 2 ウエル領域と上記半導体基板 との間にそれぞれ隣接して設けられ、かつ、隣接 する上記第2ウエル領域より高い不純物機废の第 1 導電型の第 2 埋込領域と、上記第 1 ウエル領域 の少なくとも1つの領域、およびこの第1ウエル 領域に隣接した第1埋込領域と、上記それぞれの

領域を囲む第2ウェル領域、第2埋込領域との境界に絶縁物が存在し、上配絶縁物を介してのみ分離されている構造の来子分離領域と、上配第1ウェル領域をよび上配第2ウェル領域にそれぞれ形成される半導体表子とを具備することを特徴とする半導体装置。

- 2. 特許請求の範囲第1項において、上記素子分離領域で分離される第2ウエル領域は、絶縁物との接触面でチャンネルストッパー層が上記第2ウエル領域の主表面から半導体基板内部に向かつて設けられている半導体表置。
- 3. 特許請求の範囲第1,第2項において、上記第1ウエル領域に形成される半導体案子は凝型にイポーラトランジスタおよび第1導電型のMOSトランジスタであり、上記第2ウエル領域に形成される半導体業子は第2導電型のMOSトランジスタである半導体装置。
- 4. 特許請求の範囲第2,第3項において、上記 チャンネルストンパー層が設けられた第2ウエル 領域に形成されている第2導電型のMOSトラン

ジスタのソースあるいはドレイン領域が上記チャンネルストッパー層に接して設ける場合では、上記の重なりによつて増加するソースあるいはドレイン領域の接合容量が5%以内に抑えられる範囲で重ねられている半導体装置。

5. 特許請求の範囲第1項,第2項,第3項,第 4項において、上記所定の導電型の半導体層は第 2 導電型の半導体層である半導体装置。

6. 特許請求の範囲第5項において、上配所定の 導電型の半導体層は不純物設度分布が段度均一な 半導体層である半導体装置。

発明の詳細な説明

[発明の利用分野]

本発明は、半導体装置に係り、特にパイポーラトランジスタ、MOSトランジスタ等の複数の半 導体素子を同一基板上の導電型の異なるウエル領域に形成された半導体装置に関する。

[発明の背景]

第2図に従来の半導体装置の一例として相補型 MOSトランシスタ(PチャンネルとNチャンネ

埋込領域3が存在するために各ウエル層20, 30の抵抗がそれぞれ小さくなり、両攫込領域2, 3の存在しない素子に比べてラッチアップ耐量が 向上するものである。

しかし、第2図の従来例では、PMOSトランシスタ62かよびNMOSトランシスタ61の両者のしきい電圧を確保するためNウエル20、Pウエル30の譲废をあまり高くすることができず、ここでの少数キャリアの拡散長が長くなり図中に矢印で示した経路のpnpかよびnpn寄生パイポーラの電流増幅率を小さくできず、したがつて上記の寄生パイポーラに基づくランチアンブ現象の解消には限界があつたものである。

一方、第3図に示す様な従来例(応用物理学会 予稿集、1982年3月)があり、この従来例では、 NMOSトランジスタ62とPMOSトランジス タ61とが1μm幅、5.5μm深さの酸化膜と多 結晶シリコンとからなる絶線物21で分離されて いる。前記絶線物21の深さを大きくすることに より図中に矢印④で示すpnp寄生バイボーラの

ルを同時に含むCMOSトランジスタ)の断面図 を示す。同図において、1- 型半導体基板1の表 面にN* (高濃度N型)埋込層2が形成され、さ 5 化N・埋込層2を囲んでP*(高濃度P型)埋 込領域3が形成されている。N* 及びP* 埋込領 域2、3の上にNウエル領域20、Pウエル領域 30がそれぞれ形成されている。Nウエル領域 20には、P・型ソースおよびP・型ドレイン9、 ゲート酸化膜で、ゲート電極8によつて構成され たPMOSトランジスタ62が形成されている。 また、Pウエル領域30にはN・ 選ソースおよび ドレイン6によつて構成されたNMOSトランジ スタ61が形成されている。PMOSトランジス タ62とNMOSトランジスタ61の果子分離は フィールド酸化膜11と呼ばれる厚い酸化膜及び Pウエル30. Nウエル20、P* 埋込飯域3. N・坦込領域2とで構成されるPN接合とにより 分離されている。との様な業子分離方法は一般に LOCOS 分離法と呼ばれる。

上述の構成においては、N°埋込領域2、P°

ペース層を実効的に長くしてpnp寄生パイポーラの電流増加率の低下とこれによるラッチアプ
耐量の増加を図るというものである。しかし、矢
印(B)で示した部分のnpn寄生パイポーラは縦型
のトランジスタであること、及び、ペース層であるPウエル30に第2図で示した従来例に見られるP・埋込領域3が設けられていない、ことなどの点から前記npn寄生パイポーラの電流増額率は第2図の従来例に比べて1ケタ位大きいものと予想される。

本発明者らもこの点につき第2図に示す構成の ものと比較検討した結果、電流増幅率の点で第3 図の従来構造の方が劣つていることを確認すると 共にラッチナップ耐量の点では第2図に示す構造 が有利であることが判明した。

また、第4図に示す公知例も知られている(特開的57-188862号公報参照)。 この装置は、P・型半導体基板1の袋面に厚さ2μm程度のN・型のエピタキシャル層11を成長させ、このエピタキシャル層11を厚いシリコンの酸化膜

(SiOs)からなる絶縁物21を用いて各素子領域を分離した構造となつている。形成素子は、
npnパイポーラトランジスタ63、PMOSトランジスタ62、NMOSトランジスタ61である。さらに、上記のエピタキシャル層11とアー型半導体基板1との間には、パイポーラトランジスタ部にN*埋込領域2が、NMOS及びPMOSトランジスタ部にP*埋込領域3、N*埋込領域2が夫々埋設されている。

とのよりな構成において、各素子領域を分離する絶縁物21は、その底面が各根込領域2,3の底面より残くなつており、各塩込領域2,3を突き抜けていないものである。

このような構造は、特に、絶縁物21の両側にN・埋込領域2が配置され両者を電気的に分離する場合重大な欠点を有する。すなわち、パイポーラトランジスタを隣接して配置する場合、またはPMOSトランジスタを降接して配置する場合、及び、パイポーラトランジスタとPMOSトランジスタとを降接して配置する場合である。

[発明の目的]

本発明の目的は、複数の半導体第子を同一基板 上の導電型の異なるウエル領域に形成した半導体 装置において、ラッチアップ耐量の大幅な改良を 達成した半導体装置を提供することにある。

さらに、本発明の第2の目的は高速動作をする 半導体装置を提供することにある。

第5図に示すように、一般にN・ 坦込領域は素 子を形成するために各種熱処理を受けるの結果半 導体基板の架さ方向はもちろんのこと横方向へも 拡散する。絶縁物の底面がN・組込領域2の底面 に比べて浅い構造のため、N・埋込領域 2の側面 において図中に矢印で示した横方向の拡散を阻止 することがかかる構造では不可能となり、この結 果、隣接するN・坦込領域2の距離が、絶政物 2 1の概化比べて小さくなる。隣接するN・坦込 領域2の分離耐圧はN・埋込領域2間の距離で決 まるため所定の耐圧を確保することからN * 埋込 領域2の横方向拡散を見込んで設計する必要があ る。別な見方をすれば、隣接する组込領域の横方 向拡散で絶縁物 2 1 の幅が限定され、分離幅を少 くして高集積は半導体集積素子を実現することが できない。実際においても絶縁物21の幅は7~ 6 Am以下にすることができなかつたものである。

さらに本従来例は以下に述べる第2の欠点がある。この点について再び第5図を用いて説明する。 絶縁物21が担込領域2および3を突き抜けてい

[発明の根要]

上記目的を達成するため本発明は、第1導電型 の半導体基板上に形成される所定の導電型の半導 体層と、上記半導体層の表面の所定箇所に形成さ れ、上記表面から上記半導体基板方向に向かつて 不純物 濃度が小さくなる第2導電型の第1ウエル 領域と、上配半導体層の表面の上配第1ウエル領 域を囲んで形成され、上記表面から上記半導体基 板方向に向かつて不純物機度が小さくなる第1導 電型の第2ウエル領域と、上記第1ウエル領域と 上配半導体差板との間にそれぞれ維接して設けら れ、かつ、隣接する上記第1ウエル領域より高い 不純物機度の第2導電型の第1埋込領域と、上記 第2ウエル領域と上記半導体基板との間にそれぞ れ隣接して設けられ、かつ、隣接する上配第2ヶ エル領域より高い不純物後度の第1導電型の第2 埋込領域と、上記第1ウエル領域の少くとも1つ の領域、およびとの第1ウエル領域に隣接した第 1 埋込領域と、上記それぞれの領域を囲む第2ヶ エル領域、第2埋込領域との境界に第1および第

2 埋込領域を貫通してなる絶縁物が存在し、上記 絶縁物を介してのみ分離されている構造の楽子分 離領域と、上記第1ウエル領域かよび上記第2ウ エル領域にそれぞれ形成される半導体素子と、を 具備することにある。

[発明の実施例]

以下、本発明、による半導体装置の一実施例を説明する。

第1図(a)および(b)は、本発明による半導体装置の一実施例を示す所面図である。断面構造及び各部の配号で第2図、第3図、第4図、及び第5図に示したものと同一物及び相当物は同一番号で示す。第1図において、21はNMOSトランジスタ62とを素子分離するための素子分離層であり、シリコン酸化膜(SiO2)とこれによつて囲まれた多結晶シリコンからなる。上配の素子分離層21がNウエル領域20、Pウエル領域30及びN・超込領域2、P・超込領域3をそれぞれ貫通し、P・型半導体基板1にまで到達して形成されている。

る。このため、NMOS61のドレイン6でのパ ンチスルーを防ぎ耐圧を確保する必要性から、P ウエル領域30の深さは通常4μm以上となる。 従つて、素子分離層 2.1 をとの構造に適用する場 合には素子分離層 2 1を少くとも 4 μm以上の課 さとすることになる。一方、本実施例ではP 型 半導体菌板1を用いているので菌板1へのパンチ ・スルーが問題になるのはPMOS62の方であり、 とのPMOSのウエル領域20にはN* 埋込層2 が存在し、ウエル領域20を薄くしてもパンチス ルーの問題は生じない。実施例ではNウエル領域 の課さは1 µm、N* 埋込領域2 の深さは1.5 µm で形成しており素子分離層 21の深さは少なくと も25 mmであればよく、従来例に比較して扱い 東子分離層21とするととができる。通常、案子 分離層 2 1 の形成にはドライエッチング技術等と 呼ばれる技術により半導体層を加工して架い褥を 形成する。形成癖が深いほど加工精度の低下、加 工時の歪の発生が問題となる。従つて、本実施例 では埋込領域が存在するととにより、浅い業子分

上記構造とすることにより、CMOS特有のラ ッチアップ現象に対して大幅な耐量の向上が実現 できる。以下、との点について説明する。ラッチ アツブが生ずる原因はPMO8トランジスタ62 とNMOSトランジスタ61間の寄生トランジス タ効果によることは第2図にて説明した。本発明 の構造は素子分離領域 2 1 が各理込領域 2 及び 3 を貫通している構造のため、第2図で示した経路 の寄生パイポーラトランジスタは形成されない。 つまり、寄生トランジスタでnpnトランジスタ に対しては p * 埋込 領域 3 が、 p a p トランジス タに対しては n * 埋込領域 2 がそれぞれのトラン ジスタに対してペース層になつている。との結果、 電流増幅率が第2回の構造に比べてさらに1桁近 くも低下し、ラッチアップ強度がさらに向上する 半導体袋筐を得るととができる。

さらに、本実施例では次に述べる新たな効果が発生する。第3例に示した従来例では、半導体基板1としてN型を用いており、NMOS61のソース、ドレイン6はPウエル領域30に設けてあ

離層 2 1 とすることができ、東子製造上のプロセス難品度を大幅に改良できる新しい効果が生する。

第1図的に本実施例の平面図を示す。但し、素子分離層 2 1 が平面的にどの様にレイアウトされているかを説明するために、各MOSトランスクの構成上ソース、ドレイン、ゲート電極、フロールド酸化膜等は当然必要であるが、上記の説明の上では直接関係しないので省略した。第1図(の)から判るように、素子分離層 2 1 は N ウェル領域 2 0 を囲んで形成され、N ウェル領域 2 0 を囲んで形成され、Nウェル領域 2 0 を囲む必要もなく、ラップ耐量等の点で特に問題と考えられる領域に設けられるのが好ましい。

さらに本実施例によれば、素子分離層 2 1 が各 埋込層 2 , 3 を貫通してP 型基板 1 まで到達し ている構造のため、n 埋込領域 2 の側面は素子 分離層 2 1 によつて抑えられ、第 5 図に示した従 来例のような横方向拡散による悪影響が解消され ている。このため、素子分離層 2 1 の幅を従来の 6~7μmから1~2μmまで少なくてきる。

さらに本実施例によれば、N・埋込領域2がその周辺において絶縁物21と接し、P・埋込領域3とは接触していない構造のため周辺部分での電気的な容量が小さく高速な集積回路が実現できる。

次に第6図(a)ないし(i)を用いて、本実施例の CMOS製造方法の一例を示す。

シリコンを酸化して酸化膜にかえ、素子分離層21が形成される。次に、ポロンを全面にイオン打込みする。第4図(c)で述べたようにリンのドーブされている領域には厚い酸化膜14が存在するためこの部分にはポロンが打込まれない。一方、リンがドーブされていない部分12の酸化膜は薄いままであり、この部分にはポロンがN型エピタキシャル層10の表面に打込まれる。

次に第6図(e)に示すよりに、上記の方法でドープしたリン、ポロンを1000℃~1200℃の温度でそれぞれN・及びP・埋込領域2、3に達するまで引伸し拡散してNウエル領域20、Pウエル領域30を形成する。再び、窒化膜13を被覆し、Nウエル領域20、Pウエル領域30の表面でその後にMOSトランジスタ等の半導体ステが形成される部分(以後この部分をアクテイプ領域60と記す)に窒化膜13を改すように加工する。加工後ポロンをイオン打込みすると、窓化膜13の下地で、しかも、酸化膜が薄くなつになるPウエル領域の表面では窒化膜13の除去されている部

通過してN型エピタキンヤル層 10の表面に打込まれ、その後の工程でNウエル領域 20となる。 量化膜 13のある部分では強化膜 13のマスキングによりドープされない。

次に、第6図(b)に示すように、リンのイオン打込み後、酸化性の雰囲気中で熱処遇するとリンをドープしてある表面の酸化膜はさらに厚く成長するが、強化膜で被覆されている部分の酸化反応は起らず、もとの海い酸化膜厚を維持する。この場合、厚くなる部分14の膜厚は150mmとした。

大に、第6図に)に示すように、全面に厚さ200 mm程度の厚い塩化膜13を被覆し、業子分離領域とする部分の塩化膜を除去する。その後、塩化膜をマスクとしてシリコンをドライエッチングし1μm~2μm組度の幅で、深さ3~4μmの溝15を形成する。

次に、第6図(t)に示すように、簿の内部を酸化 して側面に200mm程度の厚さの酸化膜210 を形成する。そして、簿の内部に多結晶シリコン 211を埋込み、簿の安面に現われている多結晶

分に限り図の点線16で示した様にポロンが打込 まれる。との打込層はNMOSトランジスタのチャンネルストッパー層としての役割をはたす。

次に、第6図(f)に示すように、上記の強化膜を 用いて局部酸化しアクテイブ領域60以外のとこ ろに1gmの厚さでフィールド酸化膜11を形成 する。

次に、第6回回に示すように、アクティブ領域 60の酸化膜を除去して再び良質のゲート酸化膜 7を50nmの厚さに形成した後、MOSトラン ジスタのゲートに用いる多結晶シリコンをCVD (Chemical Vapour Deposition)法により 0、3 Amの厚さで形成し、この多結晶シリコン層 を所定の形状に加工する。

さらに、第6四向に示すように、上記の多結晶 シリコンゲートを用いた自己整合法によりNウエ ル領域20のアクテイブ領域表面にPMOSのソ ース、ドレイン9及び、Pウエル領域30のアク ティブ表面にNMOSのソース、ドレイン6を形 成する。本実施例では、NMOSのソース、ドレ イン 6 はひ来をイオン打込みにょり形成し、 PMO 8 のソース、ドレインはポロンを打込みし て形成しており、それぞれの深さは 0.3 μm, 0.4 μmである。ソース・ドレインを形成後、パ ツンペーション膜としてリンガラス 1.5 を C V D 法により、 0.5 μm の厚さに形成し、次に、コン メクト窓 1.7 を形成する。

との後、第6図(i)に示すようにアルミニウム等の配線100、最終的なパッシペーション膜110を被覆して業子が完成する。

第7図は、本発明の第2の実施例の断面標路図である。

同図に於いて、第6図と同一符号は同一物及び相当物を示す。本契施例が第6図の実施例と異なるのは、Nウエル領域20に凝型のNPNバイポーラトランジスタ63のエミッ
を聞く1は多結晶シリコン42を用いて形成した。
また、P型ペース層く3、コレクを引き出し層
44は通常のバイボーラ製造方法で用いられてい

定されず、各種半導体案子を同一基板上に形成する場合に適用されりる。

[発明の効果]

以上述べた様に本発明による半導体接置によれば、ウエル領域の導電型が異なる半導体案子を同一の選板上に高級機に形成してもラッチアップが 発生することはなく、アイソレーション特性の信頼性が高いものを得ることができる。

図面の資本な説明

第1図(a),(b)はそれぞれ本発明による半導体装置の一寒流例を示す断面図および平面図、第2図は従来の半導体装置の一例を示す断面図、第3図は第2図に示す従来の半導体装置の欠点を示す説明図、第4図は従来の半導体装置の一例を示す断面図、第5図は第4図に示す従来の半導体装置の欠点を示す説明図、第6図(a)ないし(i)は本発明による半導体装置の側を示す工程図、第7図は本発明による半導体装置の他の実施例を示す断面図である。

1 ··· P · 型半導体器板、2 ··· N · 埋込領域、2 0

るイオン打込み方法により形成した。また、パイポーラトランジスタ63の東子分離には、第4図で詳述した本発明の東子分離版21を適用している。このため、N* 埋込個間のnpn寄生トランジスタの防止のため、東子分離層の底面にはP* 間のチャンネルストッパー層66が新たに付加されている。


この実施例によれば、パイポーラトランシスタとCMOSトランジスタがオンチップで集積化されているため、パイポーラの高負荷駆動能力とCMOSの高集積、低消費電力性という相互の特長を禁れ備えた新規なLSIが実現できる。さらに、上記のパイポーラトランジスタは本発明による絶穀物による業子分離層 21が用いられているため、コレクタとP 型基板との間に生ずる接合容量が少なくできており、回路の高速化がより実現されている。


たか、この実施例に於ては、CMOSトランジスタとNPNペイポーラトランジスタとがオンチンブ化したものを例にして説明したが、これに限


… N ウエル領域、 3 … P * 埋込領域、 3 0 … P ゥ エル領域、 2 1 …素子分触層。


. 代理人 弁理士 鵜祀辰之


特開昭61-127147 (7)




















特開昭61-127147 (8)







第1頁の続き 砂発 明 者 斉

隆 一 日立市幸町3丁目1番1号 株式会社日立製作所日立研究 所内